芯片破解网

在数字通信系统中，发送端按照确定的时间顺序，逐个传输数码脉冲序列中的每个码元。而在接收端必须有准确的抽样判决时刻才能正确判决所发送的码元，因此，接收端必须提供一个确定抽样判决时刻的定时脉冲序列。这个定时脉冲序列的重复频率必须与发送的数码脉冲序列一致，同时在最佳判决时刻(或称为最佳相位时刻)对接收码元进行抽样判决。可以把在接收端产生这样的定时脉冲序列称为码元同步，或称位同步。
实现位同步的方法和载波同步类似，有直接法(自同步法)和插入导频法(外同步法)两种，而直接法又分为滤波法和锁相法。本文介绍的方法就是用直接法中的锁相环实现的。
1 数字锁相位同步提取原理
数字通信系统接收端位同步提取通常采用如图1所示的数字锁相环DPLL(Digital Phase Locked Loop)。DPLL包括3个部件：
(1)数字鉴相器DPD(Digital Phase Ditector)比较接收码元与本地DCO输出的位同步时钟相位，输出反映相位差的数字信号。
(2)数字环路滤波器DLF(Digital Loop Filter)对DPD输出相位误差数字信号滤波，去掉随机噪声的影响，输出较准确的相位误差数字信号。
(3)数控振荡器DCO(Digital Controlled Oscillator)是数字电路构成的振荡器，输出与接收码元相同速率的位同步时钟脉冲CLK，其相位受相位误差数字信号控制可提前或推迟，最后与接收码元相位锁定。
DPD及DCO是构成数字锁相环必不可少的部件，DLF可视需要而加入。3个部件各由多种形式的电路组成不同的数字锁相环。最典型的数字锁相环为超前-滞后型数字锁相环，又称为微分整流型数字锁相环，在码速率不高时可由图2所示%B5%A5%C6%AC%BB%FA--单片机系统实现。图中，边缘检测又称为过零检测，它将输入数据信号DK1放大整形后，再将其跳变沿(整形前的过零点)变换为窄脉冲ZCD，送至单片机的外部中断输入端INT1。边缘检测中的延时电路可用几级门实现。微分整流电路与边缘检测电路具有相同功能。